●ＣＭＯＳのプロセスとレイアウト設計の基礎

　本テキストは初めてCMOS LSIに関わる技術者を対象にしています。CMOSプロセスでは基本が理解できるように、単純化した二層アルミCMOSの８ＰＥＰのプロセスを断面構造を用いて説明しています。

　レイアウト設計では0.1単位で規定したデザインルールを例に上げて、レイアウト設計の理解をしやすくしています。レイアウト設計は実体験が重要なため、パソコン上でExcelを使ったレイアウト実習を行います。レイアウト設計手法の説明では、周辺部のI/Oセル、クロックの配線、電源やGNDの配線、階層レイアウト設計、自動配置配線等も初心者が理解できるように解説をしています。また、最近注目されている製造容易化設計（DFM）についても説明を加えました。

　後半には演習問題をたくさん用意してあります。時間の余裕によって選択できますが、レイアウト設計問題では後ろの問題の方が難度は高くなっています。また、最近の微細化では不可欠となった光近接効果（OPC）の問題も２問用意してあります。
テキスト目次

１． CMOSプロセスの基礎

１.１　フォトリソグラフィ技術
１.２　酸化膜
１.３　P+拡散とN+拡散
１.４　シリコンゲートプロセス
１.５　単純化したCMOSプロセスの例　
１.６　CMOSプロセスの改良
　1.6.1　ＳＴＩ
　1.6.2　シリサイドゲート（サリサイド
　1.6.3　多層配線

２．CMOSレイアウト設計の基礎

２.１　レイアウト設計の基本
　
　2.1.1　レイアウト設計の位置付け
　2.1.2　デザインルール
　2.1.3　レイアウト図と断面構造の対応
　2.1.4　レイアウト設計の実例

２.２　基本セルのレイアウト設計

　2.2.1　内部の基本セル　
　　(1)　自動レイアウトの基本セル
　　(2)　パワーセル
　　(3)　ローパワーセル

　2.2.2　自動レイアウト（自動配置配線
　2.2.3　I/Oセル
　2.2.4　周辺部分のレイアウト　

２.３　チップ全体のレイアウト設計

　2.3.1　レイアウトの階層構造とフロアプラン
　2.3.2　配線層の割り当て
　2.3.3　電源線とGND線
　2.3.4　クロックのレイアウト
　2.3.5　配線による遅延

２.４　レイアウト設計の検証

　2.4.1　デザインルールチェック（DRC）
　2.4.2　電気的ルールチェック（ERC）
　2.4.3　回路図との比較検証　（LVS）

２.５　今後のレイアウト設計の課題　

　2.5.1　光近接効果補正（OPC）
　2.5.2　製造容易化設計（DFM/ DFY）

３.　Excelを使ったレイアウト設計の演習

練習問題１　断面図
練習問題２　断面図
練習問題３　設計規則違反
練習問題４　３NANDレイアウト設計
練習問題５　２入力AND＋ORレイアウト設計
練習問題６　ExclusiveORレイアウト設計
練習問題７　I/Oセル出力バッファレイアウト設計
練習問題８　Flip-Flopレイアウト設計
練習問題９　光近接効果
練習問題10　OPC